MOSFET] 1. MOS CAP-Accumulation/ Depletion/ Inversion
INTRO
블로그 소제목으로 MOSFET을 설정해 두었습니다. 최종적으로 알고자 하는 게 MOSFET이기 때문이죠!
MOSFET Metal Oxide Semiconductor Field Effect Transistor 의 약자이며, 기본 구조는 아래와 같습니다.
MOS는 물질을 나타내는 것이고, 구조(기능?) 적으로는 M: Gate, S: Body 또는 Substrate로 볼 수 있습니다.
(개인적으로 약어를 설명할 줄 아는게 중요하다 생각해서 ㅎㅎ, 아래 그림은 N-MOSFET이며 모든 설명 또한 N-MOSFET으로 할게요 )
본 포스팅에서 볼 구조는 Drain과 Source 영역이 없는
MOS 구조에 대해 아래 순서대로 공부 해보도록 하겠습니다.
(N-MOSFET기준으로 설명 예정임)
- Energy Band Diagram(@ Flat Band Diagram)
- Real MOS Band Diagram(@ Work Function Differences)
- C-V Characteristics
- Charge Effects
1. Energy Band Diagram(@ Flat Band Diagram)
1) Energy Band Diagram
(1) MOS Capacitor
먼저 MOS구조를 보시면, Oxide(Insulator)를 사이에 둔 M과 S의 Parallel plate Capacitor입니다.
단위 면적당 Capacitance를 C'이라고 한다면 C'= ε/d, Q'=C'V(Cap정의), E*d=V(E-Field 정의) →Q'=εE
로 각 기판에 모이게 되는 전하량은 E-Field에 비례하게 됩니다.
Gate전압 인가 → E-Field 형성 → Carrier 이동 의 Mechanism 발생
(2) Accumulation/ Depletion/ Inversion
Gate에 인가되는 전압에 따라 크게 위의 3가지 상태로 나뉠 수 있습니다.
아래에 VG에 따라 형성되는 Layer가 어떻게 변하는지와 이때의 Energy Band Diagram은 어떤지 살펴보겠습니다.
실제 MOS 구조는 VG=0V 조건에서 Flat하지 않으나,
3가지 상태의 설명의 편의를 위해 Flat 하다고 가정하여 설명하겠습니다.
-Accumulation(VG <0): Majority Carrier인 Hole이 Substrate Surface로 축적됨
Gate에 -Bias가 인가되면 E-Field는 왼쪽과 같이 형성되어 Hole이 Substrate Surface로 몰리게 되어 Hole로 이루어진 Layer가 형성되고, 이것이 Accumulation Layer입니다.
(P-Type에서의 Majority Carrier가 Hole이므로 Majority Carrier가 축적되기 때문에 Accumulation 상태, Accumulation Layer라 명명하게 되는 것입니다.)
Energy Band Diagram을 통해 이해해 보도록 하겠습니다.
Oxide와 Sub의 접합부는 붙어있다고 생각하고, Gate에 -전압이 인가되었으므로, Gate 영역을 위로 올려줍니다.(Sub영역을 아래로 내려도 동일함)
Gate와 Sub영역의 Potential 차이로 인해 접합부에 Banding이 일어난 것을 볼 수 있고, 이로 인해 Fermi Energy Level이 Ev에 가까워진 것을 볼 수 있습니다.
→ Sub영역 Surface의 Hole농도가 높아짐 (Bulk 영역 대비하여 더 가까움)
-Depletion(0 <VG <eφfp)
Gate에 +Bias가 인가되어, E-Field가 위와 같이 Sub 방향으로 형성됩니다.
Substrate Surface의 Hole이 Bulk영역으로 밀려나 Acceptor 이온(Space Charge)만 남게 됩니다.
이것이 Depletion Layer입니다. (Substrate에서 접합부와 한참 떨어진 영역을 Bulk라고 하겠습니다.)
Energy Band Diagram을 통해 이해해 보도록 하겠습니다 2.
Oxide와 Sub의 접합부는 붙어있다고 생각하고, Gate에 +전압이 인가되었으므로, Gate 영역을 아래로 내려 줍니다.(Sub영역을 위로 올려도 동일함)
Gate와 Sub영역의 Potential 차이로 인해 접합부에 Banding이 일어난 것을 볼 수 있고, 이로 인해 Fermi Energy Level이 Ev에서 멀어진 것을 볼 수 있습니다.
→ Sub영역 Surface의 Hole농도가 낮아짐 (Bulk 영역 대비하여 더 멀어짐)
-Inversion(eφfp <VG)
Gate에 더 큰 +Bias가 인가되면 E-Field의 크기가 더 커지며, 왼쪽과 같이 형성되어
Substrate Surface에 Electron이 모이게 됩니다. 이것이 Inversion Layer입니다.
(P-Type에서의 Minority Carrier인 Electron이 Layer를 이루게 되는 것으로 Carrier가 반전된 것으로 Inversion 상태, Inversion Layer라 명명하게 되는 것입니다.)
Energy Band Diagram을 통해 이해해 보도록 하겠습니다 3.
Oxide와 Sub의 접합부는 붙어있다고 생각하고, Gate에 더 큰 +전압이 인가되었으므로, Gate 영역을 아래로 내려 줍니다. (Sub영역을 위로 올려도 동일함)('더'의 기준은 Depletion보다 크다임)
Gate와 Sub영역의 Potential 차이로 인해 접합부에 Banding이 더 심하게 일어난 것을 볼 수 있고, 이로 인해 Fermi Energy Level이 Ec에 가까워진 것을 볼 수 있습니다.
이때, Ef가 Ev보다 Ec에 가까워지는 순간이 생기는데 이때부터 Inversion이 일어난다고 볼 수 있습니다.
VG > VTH 되는 순간, Weak Inversion → Strong Inversion 상태가 됩니다.
(Strong Inversion은 Vth <VG 조건에서 일어납니다.)
→ Sub의 Surface Electron농도가 높아짐(Bulk 영역 대비하여 더 멀어짐)(= surface 영역이 N-type화 됨)
++Inversion상태에서 Electron이 어디서 데려 오는지에 대한 자세한 내용은 조금 더 이해한 후에 기재하도록 하겠습니다.
여기까지 VG에 따른 각 상태에 대해 살펴보았습니다.
여기서 살펴본 세 가지 값에 대해서 뒤에서 살펴볼 예정입니다.
첫 번째, Depletion Layer Width
두 번째, VTH 값
세 번째, Charge Concentration
2) Depletion Width
MOS구조는 M-S 관계가 One Sided Junction과 유사하므로 오른쪽 식으로 근사될 수 있습니다.
이때, Depletion Width는 Doping Concentration, Applied Voltage와 관계있다는 것을 볼 수 있습니다.
3) Threshold Voltage
앞에서 Strong Inversion을 정의할 때 Threshold Voltage <VG라는 조건을 붙여주었습니다.
그럼 Threshold Voltage의 정의와 값, Depletion Width을 구할 수 있어야겠죠?
Threshold Voltage란?
Bulk 영역의 Hole 농도 = Surface Electron 농도
의 상태를 만들어주는 Voltage를 의미합니다.
어떻게 구하는가?
위의 상태를 만들어 주기 위해서는
Surface의 Ec-Ef = Bulk의 Ef-Ev 여야 하므로,
Vth=2φfp 일 때 임을 알 수 있습니다.
(Efi가 거의 Band Center의 값이므로)
Efi-Ef 값은 앞 단원에서 구한 식으로 구할 수 있습니다.
Depletion Width?
Threhold Voltage에서 Depletion Region은 최대로, Depletion Width Max는 위와 같이 구해지죠.
(Depletion width가 늘어나긴 하나 거의 무시할 정도로 조금이며, Saturation 되었다고 봐도 무방 함)
이 Point를 경계로 VG가 증가할수록, E-Field에 의해서 Inversion layer의 전자만 늘어나게 됩니다.
4) Charge Density
VG에 따른 Charge Density를 나타낸 그래프로 크게 3구간으로 나누어서 간략하게 설명해 보면
Accumulation dominant 구간(VG <0)
VG 절댓값이 감소 → Surface에 쌓이는 전자 감소
→전체 Charge Density 감소
Space Charge dominant 구간(0 <VG <VTH)
VG가 커질수록 Surface Charge Density 증가
(VG^1/2에 비례하여 VTH 도달할 때까지 증가함)
Depletion, Weak Inversion 이 일어나는 구간
(약한 Inversion이 발생하지만,
Charge 양에는 Space Charge가 Dominant 함)
Inversion Electron dominant 구간(VTH <VGS)
VTH 전압 이상에서 Inversion 된 Electron이
Charge Density에 Dominant 하게 작용하는 구간으로,
Space Charge Max + Inversion Electron으로 나타나 집니다.
이때, Inversion Electron 양은 왼쪽과 같이 구할
수 있다. 이때 Exp(0.06*e/kT)가 약 10으로, 60mV증가시에 Electron 농도가 10배 가 되는 것을 알 수 있슴다.
+ε:Permittivity유전율
Capacitance정의: 단위 전압당 저장 가능한 Charge량 (=Q/V))입니다.
E Field 크기: V/d
VG/ Vg: 대신호(DC)/ 소신호(AC) 전압 인가시에 대 소문자 구분